Find Jobs
Hire Freelancers

Suggest A Project

$30-250 USD

Terminado
Publicado hace alrededor de 12 años

$30-250 USD

Pagado a la entrega
Hi, I have two project requirements. NO COPIES. I need some original work. I need the codes that are atleast about 300-350 lines in VERILOG (strictly, no VHDL please). Your ideas and suggestions are encouraged. Will decide the cost of the project depending on the idea it's based on. Deadlines: Project 1: 5th - 6th May Project 2: 12th - 13th May
ID del proyecto: 1598404

Información sobre el proyecto

4 propuestas
Proyecto remoto
Activo hace 12 años

¿Buscas ganar dinero?

Beneficios de presentar ofertas en Freelancer

Fija tu plazo y presupuesto
Cobra por tu trabajo
Describe tu propuesta
Es gratis registrarse y presentar ofertas en los trabajos
Adjudicado a:
Avatar del usuario
I am Electronics Engineer And i can do a project for you. Regards
$70 USD en 1 día
4,2 (2 comentarios)
2,1
2,1
4 freelancers están ofertando un promedio de $155 USD por este trabajo
Avatar del usuario
as in my PM
$150 USD en 4 días
0,0 (0 comentarios)
0,0
0,0
Avatar del usuario
Hi, I am Avinash Venigalla from India. I hold an Bachelors degree in Electronics and Communication Engineering and also Masters in VLSI Design. I have enclosed a copy of my resume listing my academic training and professional experience. I look forward to hearing from you soon. Project 1: A Digital CMOS Parallel Counter Architecture Based on State Look-Ahead Logic. Abstract : In this project we present a high-speed wide-range parallel counter that achieves high operating frequencies through a novel pipeline partitioning methodology (a counting path and state look-ahead path), using only three simple repeated CMOS-logicmodule types:an initial module generates anticipated counting states for higher significant bit modules through the state look-ahead path, simple D-type flip-flops, and 2-bit counters. The state look-ahead path pre-pares the counting path's next counter state prior to the clock edge such that the clock edge triggers all modules simultaneously, thus concurrently updating the count state with a uniform delay at all counting path modules/stages with respect to the clock edge. Sincerely, Avinash Venigalla.
$220 USD en 6 días
0,0 (0 comentarios)
0,0
0,0
Avatar del usuario
Have 9years of Experience in VLSI Design & verification and testing of FPGA & ASIC designs, ASIC to FPGA prototyping, ASIC FEInt synthesis, LEC, linting and virage memory compilers, FPGA (XILINX) Board level designs, synthesis and implementation. Have good experience in verilog coding.
$180 USD en 5 días
0,0 (0 comentarios)
0,0
0,0

Sobre este cliente

Bandera de UNITED STATES
Mumbai, United States
4,4
2
Forma de pago verificada
Miembro desde abr 4, 2012

Verificación del cliente

¡Gracias! Te hemos enviado un enlace para reclamar tu crédito gratuito.
Algo salió mal al enviar tu correo electrónico. Por favor, intenta de nuevo.
Usuarios registrados Total de empleos publicados
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Cargando visualización previa
Permiso concedido para Geolocalización.
Tu sesión de acceso ha expirado y has sido desconectado. Por favor, inica sesión nuevamente.