(BIST) Built in self test verilog/ vhdlcode for memory

Cerrado Publicado hace 5 años Pagado a la entrega
Cerrado Pagado a la entrega

The aim of the project is to design a BIST controller to insert and detect the faults (defect) like Read disturbance, Erase disturbance, Program disturbance, SAF, TF, ADF, CFs, TF, NPSF, Retention fault in FLASH memory by using BIST algorithm like March algorithm using verilog or VHDL in Xilinx or Modelsim.

Need Simulation waveforms for the same.

Ingeniería Microcontrolador Verilog / VHDL

Nº del proyecto: #17806030

Sobre el proyecto

1 propuesta Proyecto remoto Activo hace 5 años

1 freelancer está ofertando el promedio de ₹30000 para este trabajo

EslamElGeddawy

Hi, I hope you are doing well and enjoying digital design. I believe implementing a design right form modeling until verifying it on an FPGA is always a very special experience. Throughout my 3+ years of experie Más

₹30000 INR en 5 días
(5 comentarios)
2.9